Redigerer SPARC64 VI

{{Infoboks prosessor
| navn = SPARC64 VI
| bilde = 
| bildetekst = 
| produsent = [[Fujitsu]]
| produsert = [[10. oktober]] [[2006]]
| frekvens = 2150-2400 [[MHz]]
| socket = 412 pinner
| arkitektur = SPARC versjon 9
| kjerne = 2 kjerner
| comcat = 
}}
'''SPARC64 IV''', med kodenavnet «Olympus-C», er en 64-bit mikroprosessor som ble lansert av det japanske selskapet [[Fujitsu]] den [[10. oktober]] [[2006]].<ref>{{Språkikon|en|Engelsk}} {{Kilde www
 |url= http://news.cnet.com/Sun,-Fujitsu-promise-Sparc-speed-surge/2100-1006_3-6124580.html
 |tittel= Sun, Fujitsu promise Sparc speed surge
 |utgiver= CNET News
 |forfatter=Stephen Shankland
 |dato= 10. oktober 2006
 |sitat= 
 |besøksdato=15. august 2009
}}</ref><ref>{{Språkikon|en|Engelsk}} {{Kilde www
 |url= http://news.zdnet.co.uk/hardware/0,1000000091,39284015,00.htm
 |tittel= Sun and Fujitsu to boost Sparc speed
 |utgiver= CNET News
 |forfatter= Stephen Shankland
 |dato= 11. oktober 2006
 |sitat= 
 |besøksdato= 15. august 2009
 |arkiv-dato= 2008-09-08
 |arkiv-url= https://web.archive.org/web/20080908045706/http://news.zdnet.co.uk/hardware/0,1000000091,39284015,00.htm
 |url-status=død
 }}</ref> Prosessoren er i hovedsak en dobbelt-kjerne versjon av [[SPARC64 V]]. To modifiserte SPARC64 V-kjerner utfører to lettvektsprosesser («tråder») hver, og gir en teoretisk ytelse på fire utførte instruksjoner per klokkepuls.

Mikroprosessoren er en implementasjon av spesifikasjonene SPARC Versjon 9 og ''Joint Programming Specification (JSP1)''. Den sistnevnte ble utviklet av Fujitsu i samarbeid med [[Sun Microsystems]].

SPARC64 VI og etterfølgeren [[SPARC64 VII]] benyttes av Fujitsu og Sun i [[SPARC Enterprise]] serien. Datamaskinen M9000 i denne serien kan skaleres opp til 64 stk 2.4 GHz SPARC64 VI prosessorer og 2048 Gb RAM.

==Karakteristika==

SPARC64 VI prosessoren produseres i hastigheter på 2.15, 2.28 og 2.4 GHz. Den består av 540 millioner transistorer, produsert av Fujitsu i en 90 nanometers, 10-lags kobber CMOS prosess. Størrelsen er 20.38 x 20.67 mm, eller 421.25&nbsp;mm².

Hver av de to kjernene har 2 x 128 kb integrert nivå-1 cache for henholdsvis data og instruksjoner (totalt 512 kb). I tillegg har prosessoren en integrert 6 Mb nivå-2 cache for både data og instruksjoner. Kjernene leser data fra nivå-2 cache via en 256-bit buss, og skriver til nivå-2 cache via en 128-bit buss.

Prosessoren benytter også en ny systembuss, kalt ''Jupiter Bus''.

SPARC64 VI realiserer multitråder på to måter. Under ''chip multiprocessing'' (CMP) utfører hver kjerne to tråder, men bare én av de to trådene kan utføres parallelt med én tråd i den andre kjernen. Hver kjerne svitsjer mellom utførelsen av sine to tråder gjennom tidsdeling. Svitsjing kan også finne sted dersom utførelsen av en tråd gjennomgår en lengre periode av latens.<ref>Fujitsu Limited: ''SPARC64 VI Extensions, Release 1.3'', 27. mars 2007, side 45&ndash;46</ref> Den andre  metoden ble kalt «vertikale multitråder» av Fujitsu, og ble i SPARC64 VII erstattet av ''samtidige multitråder''.

Under utførelsen av multitråder blir heltalls-registrene, desimaltalls-registrene, kontrollregistrene og programpekerne lagret for hver enkelt tråd.

==Referanser==
<references/>

{{SPARC-prosessorer}}
[[Kategori:SPARC]]
[[Kategori:Fujitsu mikroprosessorer]]
[[Kategori:IT-relaterte introduksjoner i 2006]]