Redigerer SPARCV7 mikroprosessor (avsnitt)

===SPARC versjon 7 versus andre arkitekturer===
I tabellen nedenfor er SPARC versjon 7 sammenlignet med andre datamaskinarkitekturer. Dette er gjort for å sette mikroprosessoren inn i et større perspektiv.

Til sammenligning har vi valgt ut mikroprosessoren [[R2000]], som ble lansert av [[MIPS Computer Systems]] i januar 1986. Dette var også en 32-bit RISC mikroprosessor, og den ble lansert noenlunde samtidig. Den var bygd opp etter versjon I av arkitekturen [[MIPS (RISC-arkitektur)|MIPS]] (MIPS I) fra [[Stanford University]], som ble nevnt innledningsvis.

CISC mikroprosessorene [[Intel 80386]] og [[Motorola 68030]] er også brukt som sammenligning på grunn av deres store utbredelse, og fordi de begge ble lansert nesten samtidig.

{| class="wikitable"
|- style="background:#efefef;"
! Element
! SPARC v7
! MIPS R2000
! Intel 80386
! Motorola 68030
|-bgcolor=#DDEEFF
|Arkitektur
|RISC
|RISC
|CISC
|CISC
|-bgcolor=#DDEEFF
|Biter
|32-biter
|32-biter
|32-biter
|32-biter
|-bgcolor=#DDEEFF
|Koprosessor<br/>for flyttall
|Ekstern<br/>(flere<br/>produsenter)
|Ekstern<ref name="Johansson1990_42"/><br/>(flere<br/>produsenter)
|Ekstern<br/>([[Intel 80387]])
|Ekstern<br/>([[Motorola 68881]] eller<br/>[[Motorola 68882]])
|-bgcolor=#DDEEFF
|Andre koprosessorer
|1
|2
|0
|1
|-bgcolor=#DDEEFF
|Minnehåndtereren
|Ekstern
|Intern
|Intern
|Intern
|-bgcolor=#DDEEFF
|Mikrokontroller<br/>for hurtigminne
|Ekstern
|Intern
|Intern
|Intern
|-bgcolor=#DDEEFF
|Hurtigminne
|Eksternt
|Eksternt
|Eksternt
|Internt
|-bgcolor=#DDEEFF
|Delt hurtigminne
|Nei
|Ja
|Nei
|256 byte for data<br/>256 byte for instruksjoner
|-bgcolor=#DDEEFF
|Databuss
|32-biter
|32-biter
|32-biter
|32-biter
|-bgcolor=#DDEEFF
|Adressbuss
|32-biter
|31-biter
|32-biter
|32-biter
|-bgcolor=#DDEEFF
|Adresseringsmodi
|4
|3
|8
|18
|-bgcolor=#DDEEFF
|Mikrokode
|Nei
|Nei
|Ja
|Ja
|-bgcolor=#DDEEFF
|Lengde på instruksjoner
|32-biter
|32-biter.<ref name="Johansson1990_42"/>
|8&ndash;68 biter
|16&ndash;104 biter
|-bgcolor=#DDEEFF
|Instruksjonsformater
|5
|3<ref name="Johansson1990_42"/>
|Mange
|Mange
|-bgcolor=#DDEEFF
|
|
|
|
|
|}

De tre adresseringmodi i MIPS R2000 var indeksert modus, register indirekte og register absolutt. Den manglet summen av to prosessor-registere, som var den fjerde i SPARC.

MIPS R2000 benyttet en 5-trinns pipe: 1) hent instruksjon, 2) dekod instruksjon, 3) utfør instruksjon, 4) lagre data i hovedminne/hurtigminne, 5) overfør resultat fra den aritmetisk logiske enheten til register.<ref name="Johansson1990_46"/>